verilog 組合邏輯 在 コバにゃんチャンネル Youtube 的最佳解答
「verilog 組合邏輯」的推薦目錄：
verilog 組合邏輯 在 Verilog (3) – 組合邏輯電路(作者：陳鍾誠) 的推薦與評價
在本文中，我們將先專注在組合邏輯上，看看如何用基本的閘級寫法，寫出像多工器、加法器、減法器等組成CPU 的基礎電路元件。 多工器. 如果您曾經用硬接線的方式設計過CPU， ... ... <看更多>
verilog 組合邏輯 在 数字电路14 6 用Verilog HDL描述组合逻辑电路 - YouTube 的推薦與評價
数字电路14 6 用 Verilog HDL描述 组合逻辑 电路. 鴻愜意. 鴻愜意. 1.3K subscribers. Subscribe. 0. I like this. I dislike this. ... <看更多>
verilog 組合邏輯 在 [問題] verilog 組合邏輯的delay - 看板Electronics - 批踢踢實業坊 的推薦與評價
// module decoder
input clk;
input reset;
input [7:0] inData;
output [15:0] outData;
reg [3:0] state;
reg [3:0] next_state;
// sequential logic
always @(posedge clk or posedge reset)
begin
if(reset)
state <= S0;
else
state <= next_state;
end
// combinational logic : FSM and Decoder
always @(state or inData)
begin
outData = 16'h0000;
case(state)
S0:
begin
// ...
next_state = S1;
end
S1:
begin
// ...
case(inData[3:0])
4'b0000:
outData = 16'h1234;
4'b0001:
outData = 16'h5678;
...
endcase
next_state = S2;
end
S2:
...(略)
default:
...
endcase
end
觀察 timing analyzer 發現
worst-case tpd 約為18ns，worst-case tco 約為10ns
Clock "clk" internal fmax 可達340MHz
若上述module為M1，且M1輸出的結果要作為某個FIFO(rising edge trigger)的輸入
目前希望使用100MHz作為M1和FIFO的clock來源
但是根據上面分析卻發現組合邏輯在tpd的延遲超過了一個clock cycle(10n)的長度
如此一來其後的FIFO無法正確寫入M1來的資料
是否一定要將clock頻率降低來配合組合邏輯的延遲...
或者改變M1輸出維持2個clocks以上-->但是這樣跟把clock頻率降低好像類似 ~"~
還是有其他coding的技巧可以合成出較小延遲的電路
一般這樣的問題該如何解決呢? 為何有些電路都可以做到很高的處理頻率?
謝謝!
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 123.193.11.210
... <看更多>