
verilog編譯器ptt 在 コバにゃんチャンネル Youtube 的精選貼文

Search
如題啦本肥文組啦上課要用第一次學Verilog☹☹ ... 18 F →Ayuang: 有支援關鍵字補全功能的編輯器都不錯 111.82.135.65 09/24 20:16. ... <看更多>
... 組織,我們會用verilog寫有5層pipeline的mips cpu 大三上會修編譯器, ... 如果是一般os的課程,那真的很硬-- ※ 發信站: 批踢踢實業坊(ptt.cc), ... ... <看更多>
如題啦本肥文組啦上課要用第一次學Verilog☹☹ ... 18 F →Ayuang: 有支援關鍵字補全功能的編輯器都不錯 111.82.135.65 09/24 20:16.
#2. [問題] 請問一下VERILOG的問題- 精華區Electronics - 批踢踢 ...
請問大家在compile Verilog還有simulate都是用哪個軟體阿? 因為之前在學AHDL的時候都是用Max Plus II 然後記得Verilog也可以用Max Plus II來編輯& ...
#3. Re: [問卦] 自己寫CPU,作業系統, 編譯器有多牛B? - 看板Gossiping
... 組織,我們會用verilog寫有5層pipeline的mips cpu 大三上會修編譯器, ... 如果是一般os的課程,那真的很硬-- ※ 發信站: 批踢踢實業坊(ptt.cc), ...
#4. [請益] 什麼程度才能在履歷上說自己會某個語言? | PTT 問答
當時是請一位Verilog很強的學長帶我,那時的課程是要用Verilog寫程式之後 ... 3 F 推ab4daa: 面試時:你沒寫出c++20 compiler怎麼能說會c++ 04/14 15:25.
Design compiler 使用的經驗這個只有一位主管問過我不過我面對這種不常會被考的問題都是誠實回答我自己的經驗這部分不會的話應該也不用太擔心另外在 ...
#6. 【問答】vscode ptt。第14頁 - 旅遊台灣
Sent from my PCMan Combo ~ -- ※ 發信站: 批踢踢實業坊(ptt.cc), ... source insight ptt python編譯器ptt vs code python ptt vscode trace code verilog vscode ...
#7. Re: [請益] 學編譯器的出路好嗎? - 看板Tech_Job
等, 所以學compiler的人只要不堅持一定要純軟體公司的純編譯器組, 應該都可以 ... 如果再往外延伸到處理程式語言的部分, 那就還包括Verilog, SystemVerilog編譯器的 ...
#8. [請益] RD養成之路要花多久歲月? - Tech_Job - PTT生活政治八卦
ptt 熱門文章、政治八卦. ... 內部功能(TMR0分頻,INT0控制,ADC,DAC,RS232通訊) 要搞得非常熟編譯器Function, ... verilog (FPGA)的課程我也學過了.
#9. [問題] Visual Studio Code 設定CC++ - 看板C_and | vscode ptt
作者qwer87511(Joe)看板C_and_CPP標題[問題]VisualStudioCode設定C/C++時間SatFeb318:15:102018開發平台(Platform):(Ex:Win10,Linux,...)Win10編譯器(Ex:GCC,clang ...
#10. SSD IC設計工程師|慧榮科技股份有限公司_SMI|新竹縣竹北市
Familiar with Verilog coding、Design Compiler & STA timing closure. 2. Experience in FPGA verification、SATA/PCIe I/O & OEM project design is a plus.
#11. Verilog硬體描述語言的基本架構
Verilog 硬體描述語言的基本架構; Verilog模組描述的基本格式; 如何開啟進入Verilog硬體描述語言編輯器; Verilog的描述格式; Verilog的資料型態; Verilog的事件基礎時間 ...
#12. [問卦] 為啥Xilinx股價能屌打Intel | Gossiping 看板| MyPTT 網頁版
... CPU) 並且掌握不少關鍵技術還有專用編譯器且I的知名度應該比X大不少但是剛剛看了一下兩家 ... 發信站: 批踢踢實業坊(ptt.cc), 來自: 36.234.253.23 ※ 文章網址: ...
#13. 硬體描述語言ptt
Verilog 是『硬體描述』語言,絕不能用學習C語言這種『軟體設計』的方式學習Verilog,要清楚了解每個Verilog敘述背後的硬體,而不是如C語言那樣,只要語法符合編譯器 ...
#14. 新竹碼農聚會| 介紹一個可編輯、保存、模擬、合成各種 ...
... 編輯、保存、模擬、合成各種SystemVerilog、Verilog、VHDL和其他HDL程式的Web線上編輯器, ... ptt.cc. [情報] COSCUP2021 史上最「硬派」議程軌下晶片與FPGA EDA.
#15. [情報]數位IC前段晶片設計(Design Compiler新竹) - Mo PTT 鄉 ...
數位IC前段晶片設計(Design Compiler新竹班)」 (Logic Synthesis with Design ... 2、修完本課程便知如何撰寫Synthesizable-Verilog的能力,可從事 ...
#16. [問題] EDA cloud Memory 設計- Electronics | PTT Web
... 只能上網找一些範例的verilog程式然後用DC合成。出來的結果是一堆邏輯閘合成的的電路,面積和功率都非常大之後我發現有一種叫做memory compiler的 ...
#17. Re: [徵人] Web Development - Soft_Job - PTT網頁版
電腦科學的精隨一直都在那裏,會10種語言不如看看編譯器原理,寫多工程式: 也要玩玩Unix. ... 最後我從AP->ASM->DRIVER甚至08/07 01:54 : → darthv:verilog都做過了。
#18. 競賽題目 - 2021積體電路電腦輔助設計軟體製作競賽
Problem F (推廣題), Verilog Simulation Optimization via Instruction Reduction ... 程式作品需適用於Linux作業系統,編譯器以gcc、g++為主,各題目之其他特殊 ...
Design Compiler的SystemVerilog User Guide就有講哪些語法可合成。 ... 發信站: 批踢踢實業坊(ptt.cc) ◇ From: 111.251.162.18. ,謝謝假如妳很熟SV system verilog, ...
#20. 旺世達科技: 首頁
Physical Views - GDSII, LEF; Logical Views - SPICE, Verilog; Timing Models - Verilog, Synopsys, VHDL, ALF ... 記憶體編譯器設計開發 ... 記憶體編譯器設計開發
#21. [請益] RD養成之路要花多久歲月? - Tech_Job板- Disp BBS
編譯器 Function, 還有Assembler的部分的Coding也要學 ... 學一下verilog還比較有用25F 07/11 20:43. verilog (FPGA)的課程我也學過了.
#22. 一開始,我也是學員- iT 邦幫忙::一起幫忙解決難題
學校最後的時光,是用C 語言做演算法,再使用Verilog 寫在FPGA 實現演算 ... (果然買書的錢也是要小心使用的呀),就在ptt 的C_Cpp 版的精華區,看到的 ...
#23. Fw: [問卦] 精通數位邏輯對Coding有什麼幫助? - soft_job
先講結論,網頁伺服器背後的運作,跟數位邏輯有關,而且原始程式碼裡頭就寫了(!) 原提問的推文 ... 推gorilla823: Verilog好難 04/24 06:50.
#24. 嵌入式系統設計PTT與DCARD推薦網拍商品- 2021年12月
嵌入式系統設計PTT與DCARD推薦網拍商品就來飛比,收錄全新、二手嵌入式系統設計在露天、 ... 【正版】嵌入式C語言自我修養:從芯片、編譯器到操作系統程序設計全新現貨.
#25. 【展覽】 CIC 5月精選課程-熱烈報名中,歡迎踴躍- NewActivity板
「Design Compiler數位IC前段晶片設計實務課程(新竹班)」5/14 新竹開課本課程延續已修習及熟悉Verilog的使用者,針對業界產品實務設計考量,導引學員 ...
#26. [碩士] IC設計步驟 - 蕾咪哈哈-歐美旅遊時尚|理財觀點
source ~cvsd/cvsd.cshrc 合成軟體使用的LICENCE source ~cvsd/verdi.cshrc 波形軟體使用的LICENCE. (01) Compiler 編譯程式. [檔案] testbench與design的verilog檔案
#27. ICLAB — 交大修課心得
Lec06: Introduction to Synthesis Flow with Synopsys Design Compiler ... 會花費大量時間去思考你的設計,且剛開始大家對於Verilog 還沒那麼熟悉, ...
#28. Fw: [心得] 幾本讓我成長很多的書...轉自PTT-Soft_Job板
當時,我只唸了VerilogHDL學會了Verilog,但是完全只是熟語法. ... 在第八章 防禦性程式設計裡有提到條件編譯的使用方式,還有如何讓自己的程式
#29. 程式語言
另外還包括了開發語言功能(Language feature) 、證明編譯器(compiler) 正確性甚至 ... 若是完整的應用程式或者完整的作業系統則更誇張(PTT BBS全站,包括維持運作的 ...
#30. assign用法verilog在PTT/Dcard完整相關資訊
提供assign用法verilog相關PTT/Dcard文章,想要了解更多verilog assign ... 语言面对的是编译器,相当于使用软件思路,此时:. wire对应于连续赋值,如assign;. reg ...
#31. [請益] 如果想走FPGA的工作,我該加強那些方面? k663078 ...
邏輯設計/計算機組織/VLSI設計,要看懂Verilog和IC內部電路 ... compiler沒那麼強雖然現在進化很多但生成出來還都是要test一堆更別提一堆人當c在寫.
#32. 一個合格數字IC設計工程師的知識結構 - 每日頭條
iVerilog編譯器和其自帶的vpp仿真器是基於C++開發的,支持Verilog全系列的IEEE標準,但遺憾的是,iVerilog目前對System Verilog的支持還相當有限。
#33. 硬體描述語言ptt - Smuzp
拜託不要的大大割愛> < 站內信— ※ 發信站: 批踢踢實業坊(ptt.cc), ... 第二章硬體描述語言簡介Verilog HDL基本結構Verilog HDL 邏輯區段編譯器指令序列邏輯電路設式 ...
#34. [請益] RD養成之路要花多久歲月? - PTT看板tech_job - 干饭人
... C#好像也很重要另外就是單晶片(MCU)的計算機架構, 內部功能(TMR0分頻,INT0控制,ADC,DAC,RS232通訊) 要搞得非常熟編譯器Function, 還有Assembler的部分的Coding也 ...
#35. icarus verilog 教學Verilog - Irmanw
請問有大大在win7成功用icarus嗎我照youtube的設路徑但影片是win10的有人成功過的可以教學一下嗎— ※ 發信站: 批踢踢實業坊(ptt.cc),其運作. 包含了編譯器(Compiler) ...
#36. Re: [閒聊] Dr.STONE 新石紀205 情報(雷) - c_chat | PTT動漫區
只是後來個人走軟體,給我一點時間複習我一樣畫一個給你看, 順便外加個自制編譯器一起付送。 我上面文章已經說過了,一個資工畢業的大學生, 其實 ...
#37. ICARUS VERILOG的使用 - 化苦為花
故我改由使用icrus verilog做為編譯+Gtkwave(波形) 而其軟体的使用上有一定的 ... 25: endmodule 二、 確定安裝好iverilog compiler及gtkwave(見參考)
#38. ARM架構- 维基百科,自由的百科全书
對於授權方來說,ARM提供了ARM內核的整合硬體敘述,包含完整的軟體開發工具(編譯器、debugger、SDK),以及針對內含ARM CPU矽晶片的銷售權。對於無晶圓廠的授權方來 ...
#39. 9787121364952【3dWoo大學簡體電子工業】Xilinx Vivado ...
本書適合于需要系統掌握Verilog HDL和Vivado集成開發環境基本設計流程的初學者, ... 任務和函數5.4.6編譯器指令5.4.7運算符5.4.8數字5.4.9字符串5.4.10屬性5.5Verilog ...
#40. Verilog | 工商筆記本
2012年4月5日- module <name> // 模組名稱parameter ... // 參數宣告port ... // 腳位宣告wire ... // 線宣告reg ... // 暫存器宣告initial begin // 初始化設定區塊end ...
#41. Page 16 – iPluto, therefore I am. - World of Pluto
write -format verilog -hierarchy -output NCO_real.v ... 要裝verilog compiler 叫iverilog ... PTT影集板大量的充斥著Heroes的相關討論(還有一堆.
#42. [轉錄][心得] 中正資工- [PPT 短網址/ 文章閱讀(BBS版)]
... 你所用的作業系統(windows、linux)裡的一些機制 -計算機組織: 用verilog去兜出 ... 了 那種被事實證明後腦羞的嘴臉不太好看XD -- ※ 發信站: 批踢踢實業坊(ptt.cc) ...
#43. Re: [討論] 台灣人的國際觀- 看板Boy-Girl | PTT兩性男女區
... 了兩套Design compiler ,討論了一下如何針對RTL Code 做一些optimize 最後丟到vivado去合成除此之外, 還寫了system Verilog 針對我們聊天的系統 ...
#44. 陳鍾誠的網站首頁- 陳鍾誠的網站
[2012] Verilog 電路語言 — 初稿已完成。 ... [2011] 編譯器 — 撰寫中,完成10%。 ... [2010] 使用C++ 撰寫C 語言編譯器 — 預備撰寫中,完成度:1% 。
#45. [徵才] Skymizer 真心尋找軟體工程師 - PTT Uncovered
C/C++/Compiler Programmer 薪資範圍:60k~150k 你會做的事: * C/C++ ... using C/C++ or System Verilog Senior Logic Designer/Manager 薪資 ...
#46. 國研院台灣半導體研究中心
Video. 影片介紹 ... 在半導體技術邁入3奈米以下的節點探索... MORE ...
#47. 【quartus ii verilog】QuartusII13.0-(2)VerilogHD... 第1頁/ 共1頁
編譯 與功能... Quartus II 程式是Altera 公司所提供的CPLD/FPGA 晶片設計工具,具有圖. 式電路 ... ,內容簡介. 本書以語法與實例結合的方式來講解可編程邏輯器件的設計方法 ...
#48. 程式人雜誌
由於Lua 的語法非常簡單,因此很適合當成「編譯器、解譯器、如何設計一個程式語言? ... 了,但是卻沒有加入中斷機制,本其中我們將說明中斷在Verilog 中的處理方式。
#49. 2016年12月31日星期六
https://www.ptt.cc/bbs/Warfare/M.1456638482. ... The rustc compiler has certain pluggable operations, that is, functionality that isn't ...
#50. c語言自學ptt
發信站: 批踢踢實業坊(ptt ... 那麼有其他推薦的編譯器嗎? ... 小弟現在自學verilog,雖然爬過前面的文,也知道c與verilog是不一樣的,但是個人努力的結果,還是覺得很 ...
#51. 代儲推薦ptt,verilog assign 用法– hoz - 简明教程
代儲推薦ptt,verilog assign 用法– hoz相关信息,【2022最新版】家用咖啡機 ... 1、从仿真角度来说,HDL语言面对的是编译器,相当于使用软件思路,此 ...
#52. java 書籍ptt
發信站: 批踢踢實業坊(ptt.cc) From: 1.162.92.215 ... 的方式學習Verilog,要清楚了解每個Verilog敘述背後的硬體,而不是如C語言那樣,只要語法符合編譯器規定即可。
#53. jserv (黃敬群) - 成大資工Wiki
簡介; 工作經歷; 開放原始碼專案參與; 課程和講座資訊; 作業系統核心作品; 編譯器和虛擬機器作品; 編撰的電子書; 科普筆記; 過往在成大; 更多資訊 ...
#54. Verilog 書
Verilog 書 Sweet a la mode flac ひなこのーと. ... 要清楚了解每個Verilog敘述背後的硬體,而不是如C語言那樣,只要語法符合編譯器規定即可。 2.
#55. 10款最好用的程式碼編輯器及文字編輯器推薦(2022更新)
Visual Studio Code 一般都習慣簡稱VS code,它是市面上最熱門的程式碼編輯器之一。VS code 是由Microsoft 所開發的軟體,它具有支援跨平台的開發功能,你 ...
verilog編譯器ptt 在 [問題] 請問一下VERILOG的問題- 精華區Electronics - 批踢踢 ... 的推薦與評價
請問大家在compile Verilog還有simulate都是用哪個軟體阿?
因為之前在學AHDL的時候都是用Max Plus II
然後記得Verilog也可以用Max Plus II來編輯 & compile & simulate
現在想重新複習一下...
所以想請教一下大家都是用哪個軟體玩的^^
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 211.20.80.170
> -------------------------------------------------------------------------- <
發信人: [email protected] (漫天回憶舞秋風), 看板: Electronics
標 題: Re: [問題] 請問一下VERILOG的問題
發信站: 清華資訊(楓橋驛站) (Wed Jun 29 18:58:14 2005)
轉信站: ptt!ctu-reader!ctu-peer!news.nctu!News.Math.NCTU!news.cs.nthu!netnews.
※ 引述《[email protected] (PO文賺P幣)》之銘言:
> 請問大家在compile Verilog還有simulate都是用哪個軟體阿?
> 因為之前在學AHDL的時候都是用Max Plus II
> 然後記得Verilog也可以用Max Plus II來編輯 & compile & simulate
> 現在想重新複習一下...
> 所以想請教一下大家都是用哪個軟體玩的^^
modelsim
--
※ Origin: 楓橋驛站<bbs.cs.nthu.edu.tw> ◆ From: 220-135-137-2.HINET-IP.hinet.net
> -------------------------------------------------------------------------- <
作者: trela (PO文賺P幣) 看板: Electronics
標題: Re: [問題] 請問一下VERILOG的問題
時間: Wed Jun 29 20:27:11 2005
※ 引述《[email protected] (漫天回憶舞秋風)》之銘言:
: ※ 引述《[email protected] (PO文賺P幣)》之銘言:
: > 請問大家在compile Verilog還有simulate都是用哪個軟體阿?
: > 因為之前在學AHDL的時候都是用Max Plus II
: > 然後記得Verilog也可以用Max Plus II來編輯 & compile & simulate
: > 現在想重新複習一下...
: > 所以想請教一下大家都是用哪個軟體玩的^^
: modelsim
請問是業界都用這套嗎....
怎麼好像大部分的學校都是用MAX PLUS II在上課阿><
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 61.224.229.218
> -------------------------------------------------------------------------- <
發信人: [email protected] (漫天回憶舞秋風), 看板: Electronics
標 題: Re: [問題] 請問一下VERILOG的問題
發信站: 清華資訊(楓橋驛站) (Thu Jun 30 11:40:08 2005)
轉信站: ptt!ctu-reader!ctu-peer!news.nctu!netnews.csie.nctu!news.cs.nthu!netne
※ 引述《[email protected] (PO文賺P幣)》之銘言:
> ※ 引述《[email protected] (漫天回憶舞秋風)》之銘言:
> : modelsim
> 請問是業界都用這套嗎....
> 怎麼好像大部分的學校都是用MAX PLUS II在上課阿><
業界大多用工作站吧, modelsim 只適合初期個人發展 rtl 階段的 function
驗證而已, 不過對一般學生來說應該都很夠用了.
--
※ Origin: 楓橋驛站<bbs.cs.nthu.edu.tw> ◆ From: 220-135-137-2.HINET-IP.hinet.net
> -------------------------------------------------------------------------- <
發信人: John Doe <[email protected]>, 看板: Electronics
標 題: Re: [問題] 請問一下VERILOG的問題
發信站: (null) (Thu Jun 30 22:10:15 2005)
轉信站: ptt!ctu-reader!ctu-peer!news.nctu!news.glorb.com!border1.nntp.dca.giga
漫天回憶舞秋風 wrote:
> ※ 引述《[email protected] (PO文賺P幣)》之銘言:
>
>>※ 引述《[email protected] (漫天回憶舞秋風)》之銘言:
>>: modelsim
>>請問是業界都用這套嗎....
>>怎麼好像大部分的學校都是用MAX PLUS II在上課阿><
>
>
> 業界大多用工作站吧, modelsim 只適合初期個人發展 rtl 階段的 function
> 驗證而已, 不過對一般學生來說應該都很夠用了.
那是"學生版"。
modelsim是業界用的眾多verilog simulators之一
> -------------------------------------------------------------------------- <
發信人: [email protected] (這一年都是趕趕趕), 看板: Electronics
標 題: Re: [問題] 請問一下VERILOG的問題
發信站: 不良牛牧場 (Fri Jul 1 18:51:12 2005)
轉信站: ptt!ctu-reader!ctu-gate!news.nctu!news.ntu!news.au!zoonews.ee.ntu!SimF
※ 引述《[email protected] (漫天回憶舞秋風)》之銘言:
: ※ 引述《[email protected] (PO文賺P幣)》之銘言:
: > 請問是業界都用這套嗎....
: > 怎麼好像大部分的學校都是用MAX PLUS II在上課阿><
: 業界大多用工作站吧, modelsim 只適合初期個人發展 rtl 階段的 function
: 驗證而已, 不過對一般學生來說應該都很夠用了.
呵呵...再來就是因為PC上就可以用
很方便
--
╭──── Origin:<不良牛牧場> bbs.badcow.com.tw (210.200.247.200)─────╮
│ ↘ Welcome to SimFarm BBS -- From : [202.132.222.192] │
╰◣◣◢ ◢◢《不良牛免費撥接→電話:40586000→帳號:zoo→密碼:zoo》 ◣◣◢ ─╯
> -------------------------------------------------------------------------- <
發信人: [email protected] (永久ID.資工畢業真好), 看板: Electronics
標 題: Re: [問題] 請問一下VERILOG的問題
發信站: 清華資訊(楓橋驛站) (Fri Jul 1 19:39:43 2005)
轉信站: ptt!ctu-reader!ctu-peer!news.nctu!netnews.csie.nctu!news.cs.nthu!netne
※ 引述《boy0 (漫天回憶舞秋風)》之銘言:
> ※ 引述《[email protected] (PO文賺P幣)》之銘言:
> > 請問是業界都用這套嗎....
> > 怎麼好像大部分的學校都是用MAX PLUS II在上課阿><
> 業界大多用工作站吧, modelsim 只適合初期個人發展 rtl 階段的 function
> 驗證而已, 不過對一般學生來說應該都很夠用了.
要看公司大小. 像 VIA 就是在工作站作業.
不過小公司就用 modelsim了.
--
※ Origin: 楓橋驛站<bbs.cs.nthu.edu.tw> ◆ From: 218-34-51-158.cm.dynamic.apol.com.tw
> -------------------------------------------------------------------------- <
發信人: [email protected] (漫天回憶舞秋風), 看板: Electronics
標 題: Re: [問題] 請問一下VERILOG的問題
發信站: 清華資訊(楓橋驛站) (Fri Jul 1 21:48:23 2005)
轉信站: ptt!ctu-reader!ctu-gate!news.nctu!news.ntu!news.mcu!news.cs.nthu!netne
※ 引述《[email protected] (John Doe)》之銘言:
> 漫天回憶舞秋風 wrote:
> > 業界大多用工作站吧, modelsim 只適合初期個人發展 rtl 階段的 function
> > 驗證而已, 不過對一般學生來說應該都很夠用了.
> 那是"學生版"。
> modelsim是業界用的眾多verilog simulators之一
我不曉得 modelsim 有 for linux 的, 如果有, 那就恕我孤陋寡聞吧... XD
ModelSim 並不是 Mentor 不是推業界的主力, 像是工作站平臺 ldv 系列的
code coverage 功能很早就有了, modelsim 雖然也有, 不過那也是最近幾個
版本的事.
據我所知, 大部分公司很少在 project co-work 時是用 modelsim 當 simulator
的, 而且我也不知道 makefile 該怎麼寫... :P
--
※ Origin: 楓橋驛站<bbs.cs.nthu.edu.tw> ◆ From: micro.ee.nthu.edu.tw
> -------------------------------------------------------------------------- <
發信人: [email protected] (與電動有仇), 看板: Electronics
標 題: Re: [問題] 請問一下VERILOG的問題
發信站: 中央資工二進位的世界 (Fri Jul 1 22:53:22 2005)
轉信站: ptt!ctu-reader!ctu-gate!news.nctu!news.ncu!news.csie.ncu!BinaryBBS
※ 引述《[email protected] (漫天回憶舞秋風)》之銘言:
: ※ 引述《[email protected] (PO文賺P幣)》之銘言:
: > 請問是業界都用這套嗎....
: > 怎麼好像大部分的學校都是用MAX PLUS II在上課阿><
: 業界大多用工作站吧, modelsim 只適合初期個人發展 rtl 階段的 function
: 驗證而已, 不過對一般學生來說應該都很夠用了.
對學生有可能不夠用:P
尤其是修到IC Design的課,ㄏㄏ
--
〒作者:davidlin 來自:59-120-228-12.HINET-IP.hinet.net
◎二進位的世界【140.115.50.50‧binary.csie.ncu.edu.tw】
> -------------------------------------------------------------------------- <
發信人: [email protected] (與電動有仇), 看板: Electronics
標 題: Re: [問題] 請問一下VERILOG的問題
發信站: 中央資工二進位的世界 (Fri Jul 1 22:57:20 2005)
轉信站: ptt!ctu-reader!ctu-peer!news.nctu!netnews.csie.nctu!news.ee.ttu!news.n
※ 引述《[email protected] (PO文賺P幣)》之銘言:
: ※ 引述《[email protected] (漫天回憶舞秋風)》之銘言:
: : modelsim
: 請問是業界都用這套嗎....
: 怎麼好像大部分的學校都是用MAX PLUS II在上課阿><
學校會用應該是因為Altera有免費學生版的軟體
當然也是為了他們公司未來賺錢之用XD
--
〒作者:davidlin 來自:59-120-228-12.HINET-IP.hinet.net
◎二進位的世界【140.115.50.50‧binary.csie.ncu.edu.tw】
> -------------------------------------------------------------------------- <
發信人: [email protected] (這一年都是趕趕趕), 看板: Electronics
標 題: Re: [問題] 請問一下VERILOG的問題
發信站: 不良牛牧場 (Fri Jul 1 23:23:02 2005)
轉信站: ptt!ctu-reader!ctu-gate!news.nctu!news.ntu!bbs.ee.ntu!zoonews.ee.ntu!S
※ 引述《[email protected] (永久ID.資工畢業真好)》之銘言:
: ※ 引述《boy0 (漫天回憶舞秋風)》之銘言:
: > 業界大多用工作站吧, modelsim 只適合初期個人發展 rtl 階段的 function
: > 驗證而已, 不過對一般學生來說應該都很夠用了.
: 要看公司大小. 像 VIA 就是在工作站作業.
: 不過小公司就用 modelsim了.
很好奇
公司不用工作站很怪耶
總不會只寫寫code不合成、不P&R吧?
--
╭──── Origin:<不良牛牧場> bbs.badcow.com.tw (210.200.247.200)─────╮
│ ↘ Welcome to SimFarm BBS -- From : [202.132.222.192] │
╰◣◣◢ ◢◢《不良牛免費撥接→電話:40586000→帳號:zoo→密碼:zoo》 ◣◣◢ ─╯
> -------------------------------------------------------------------------- <
發信人: [email protected] (bluerex), 看板: Electronics
標 題: Re: [問題] 請問一下VERILOG的問題
發信站: 交大資科_BBS (Sat Jul 2 10:09:45 2005)
轉信站: ptt!ctu-reader!ctu-peer!news.nctu!news.cis.nctu!cis_nctu
modelsim有linux版,我用過....
==> 在 [email protected] (漫天回憶舞秋風) 的文章中提到:
> ※ 引述《[email protected] (John Doe)》之銘言:
> > 漫天回憶舞秋風 wrote:
> > 那是"學生版"。
> > modelsim是業界用的眾多verilog simulators之一
> 我不曉得 modelsim 有 for linux 的, 如果有, 那就恕我孤陋寡聞吧... XD
> ModelSim 並不是 Mentor 不是推業界的主力, 像是工作站平臺 ldv 系列的
> code coverage 功能很早就有了, modelsim 雖然也有, 不過那也是最近幾個
> 版本的事.
> 據我所知, 大部分公司很少在 project co-work 時是用 modelsim 當 simulator
> 的, 而且我也不知道 makefile 該怎麼寫... :P
--
* Origin: ★ 交通大學資訊科學系 BBS ★ <bbs.cis.nctu.edu.tw: 140.113.23.3>
> -------------------------------------------------------------------------- <
發信人: [email protected] (bluerex), 看板: Electronics
標 題: Re: [問題] 請問一下VERILOG的問題
發信站: 交大資科_BBS (Sat Jul 2 10:11:43 2005)
轉信站: ptt!ctu-reader!ctu-peer!news.nctu!news.cis.nctu!cis_nctu
用PC+linux比工作站快多了,
很多EDA都會出Linux version,
因為對他們而言,移植在WS的SW到Linux 上比到Windows上快多了.
==> 在 [email protected] (這一年都是 的文章中提到:
> ※ 引述《[email protected] (永久ID.資工畢業真好)》之銘言:
> : 要看公司大小. 像 VIA 就是在工作站作業.
> : 不過小公司就用 modelsim了.
> 很好奇
> 公司不用工作站很怪耶
> 總不會只寫寫code不合成、不P&R吧?
--
* Origin: ★ 交通大學資訊科學系 BBS ★ <bbs.cis.nctu.edu.tw: 140.113.23.3>
> -------------------------------------------------------------------------- <
作者: bxxl (bool) 看板: Electronics
標題: Re: [問題] 請問一下VERILOG的問題
時間: Sat Jul 2 10:36:40 2005
※ 引述《[email protected] (bluerex)》之銘言:
: modelsim有linux版,我用過....
: ==> 在 [email protected] (漫天回憶舞秋風) 的文章中提到:
: > 我不曉得 modelsim 有 for linux 的, 如果有, 那就恕我孤陋寡聞吧... XD
: > ModelSim 並不是 Mentor 不是推業界的主力, 像是工作站平臺 ldv 系列的
: > code coverage 功能很早就有了, modelsim 雖然也有, 不過那也是最近幾個
: > 版本的事.
: > 據我所知, 大部分公司很少在 project co-work 時是用 modelsim 當 simulator
: > 的, 而且我也不知道 makefile 該怎麼寫... :P
我現在就是在PC上用 cygwin 跑 modelsim,
目前的project至少有10個人以上在co-work...
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 59.120.57.250
> -------------------------------------------------------------------------- <
發信人: [email protected] (漫天回憶舞秋風), 看板: Electronics
標 題: Re: [問題] 請問一下VERILOG的問題
發信站: 清華資訊(楓橋驛站) (Sat Jul 2 18:44:30 2005)
轉信站: ptt!ctu-reader!ctu-peer!news.nctu!netnews.csie.nctu!news.cs.nthu!netne
※ 引述《[email protected] (bluerex)》之銘言:
> modelsim有linux版,我用過....
> ==> 在 [email protected] (漫天回憶舞秋風) 的文章中提到:
> > 我不曉得 modelsim 有 for linux 的, 如果有, 那就恕我孤陋寡聞吧... XD
> > ModelSim 並不是 Mentor 不是推業界的主力, 像是工作站平臺 ldv 系列的
> > code coverage 功能很早就有了, modelsim 雖然也有, 不過那也是最近幾個
> > 版本的事.
> > 據我所知, 大部分公司很少在 project co-work 時是用 modelsim 當 simulator
> > 的, 而且我也不知道 makefile 該怎麼寫... :P
先聲明, 我所指的"工作站"不見得是什麼 SunOS, 動輒幾十萬的昂貴機器,
敝公司財力不像鴻海, Intel, Motorola 這些爆發戶一樣,
隨便幾臺 PC 灌一灌 linux, 功能就跟真正的 "Work Station" 差不多了.
或許有人會反駁我, 然後洋洋灑灑列舉幾百樣差異處, 不過我不是 MIS,
對我來說, 不管好貓壞貓, 只要能讓我早點下班的機器就是好貓. :P
這幾年 Mentor 在新竹辦的 EDA 發表會我都有去吃點心 (而且都選在國賓,
能不能換家啊 ?) 就我兩年多以前用 pc 版的 ModelSim 的感覺來說, 並
沒有比較好用耶! 連要 dump fsdb 都不能直接 call, 做 code coverage
也沒辦法, 或許我拿的版本不是白金會員等級的, 所以要什麼都沒什麼,
如果是我誤會 ModelSim 的話, 那我下次點心會少吃點, 以示懺悔...
BTW, 無論是 synthesis run-time 或是合出來的結果, 聽說 BuildGate
都要比 S 牌的好, 公司同事稍微試了一下, 好像真有那麼回事. 有沒有
人願意分享一下經驗的 ? (Mentor 派來的打手就不必了, 謝謝)
--
※ Origin: 楓橋驛站<bbs.cs.nthu.edu.tw> ◆ From: micro.ee.nthu.edu.tw
> -------------------------------------------------------------------------- <
發信人: [email protected] (我什麼都不是), 看板: Electronics
標 題: Re: [問題] 請問一下VERILOG的問題
發信站: 清華資訊(楓橋驛站) (Tue Jul 5 20:56:36 2005)
轉信站: ptt!ctu-reader!ctu-peer!news.nctu!netnews.csie.nctu!news.cs.nthu!netne
※ 引述《[email protected] (這一年都是趕趕趕)》之銘言:
> ※ 引述《[email protected] (永久ID.資工畢業真好)》之銘言:
> : 要看公司大小. 像 VIA 就是在工作站作業.
> : 不過小公司就用 modelsim了.
> 很好奇
> 公司不用工作站很怪耶
> 總不會只寫寫code不合成、不P&R吧?
因為我們公司是IC designer的都會有兩台電腦, 工作站跟PC.
為了要打混, coding都用PC.. 就可以用MSN,Explore..
P&R等後端部分尤其他專門人負責.
跑 gate-sim, post-sim時才用到工作站.
--
※ Origin: 楓橋驛站<bbs.cs.nthu.edu.tw> ◆ From: 218-34-51-158.cm.dynamic.apol.com.tw
... <看更多>