Verilog 程式的許多地方，都可以用#delay 指定時間延遲，例如#50 就是延遲50 單位的時間(通常一單位時間是一奈秒ns)。舉例而言，假如我們想要每個50 奈秒讓clock 變化 ... ... <看更多>
「verilog delay」的推薦目錄：
- 關於verilog delay 在 [問題] verilog使用tranif1 delay 的問題- 看板Electronics 的評價
- 關於verilog delay 在 Verilog (2) – 硬體語言的基礎(作者：陳鍾誠) 的評價
- 關於verilog delay 在 How to program a delay in Verilog? 的評價
- 關於verilog delay 在 Verilog delayed signal not toggling 的評價
- 關於verilog delay 在 #17 Delays in verilog | Rise time, fall time,turn off ... - YouTube 的評價
- 關於verilog delay 在 verilog # delay的推薦與評價，PTT和網紅們這樣回答 的評價
- 關於verilog delay 在 How can I set a delay in Verilog using a clock? 的評價
- 關於verilog delay 在 Undefined Delay Constants in Functional Verilog Models ... 的評價
verilog delay 在 #17 Delays in verilog | Rise time, fall time,turn off ... - YouTube 的推薦與評價
in this verilog tutorial delays in verilog has been covered . Different type of delay such as rise time, fall time and turn off delay has ... ... <看更多>
verilog delay 在 How can I set a delay in Verilog using a clock? 的推薦與評價
Use a state machine and a large counter. In one state, wait for the input to change. When the input changes, set the counter to a large ... ... <看更多>
verilog delay 在 Undefined Delay Constants in Functional Verilog Models ... 的推薦與評價
Expected Behavior Then functional Verilog netlists should compile without any errors. Actual Behavior QuestaSim spits the following error: ... ... <看更多>
verilog delay 在 [問題] verilog使用tranif1 delay 的問題- 看板Electronics 的推薦與評價
各位先進，未來的先進大家好，
小弟最近剛入手verilog，
有一個問題想要請教各位，
希望有好心人可以協助我，
下列是我的verilog file ，
我使用tranif1這個function，
s是輸入，d是輸出，
delay time 為20
模擬出來的為fig 1 ，
delay只出現在initial condition
我希望模擬出來的結果是fig 2 ，
要怎麼改寫verilog file呢 ?
若將nmos取代tranif1可以達到fig 2的結果，
但後續的模擬會出現很多問題，
所以我希望是用tranif1得到fig 2 的結果，
請各位大大指點迷津~
fig1
https://www.dropbox.com/s/hj9zgxxbkam62td/123.jpg?dl=0
fig2
https://www.dropbox.com/s/rxl2yeeaur9k0db/456.jpg?dl=0
**********************verilog file ***********************
`timescale 1ps/1ps
module test;
wire d;
reg s, gn;
atgate #(20) x1 ( .d(d), .s(s), .gn(gn) );
initial begin
$fsdbDumpfile("test.fsdb");
$fsdbDumpvars;
s = 1'b0;
gn = 1'b1;
#2000 $finish;
end
always #200 s=~s;
endmodule
//Verilog HDL for "ftcalib_28hpm", "atgate_dnw_hv" "verilog"
`timescale 1ps/1ps
module atgate (d, s, gp, gn, avdd, avss );
output d;
input s, gp, gn;
inout avdd, avss;
parameter delay=0;
tranif1 #delay il (d, s, gn);
endmodule
********************** end ***********************
--
※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 218.161.55.188
※ 文章網址: https://www.ptt.cc/bbs/Electronics/M.1432957514.A.CF3.html
... <看更多>