#物聯網IoT #半導體製程 #扇出型封裝 #晶圓級封裝WLP #3D列印 #印刷電子 #覆晶FlipChip #底部填充膠underfill #表面黏著技術SMT #系統級封裝SiP #堆疊封裝PoP #晶片尺寸封裝CSP #奈米氣溶膠噴塗AerosolJet
【當物聯網元件的形式與材料不再「循規蹈矩」……】
有「積層製造」或「加法製造」(additive manufacturing) 別稱的 3D 列印，在半導體製程漸受矚目。3D 列印可降低光罩費用、甚至完全不需光罩便能直接成像，是製作先進奈米原型首選，將大幅簡化微型 LED 電路印刷、穿戴式感測器／天線製作、扇出／扇入型晶圓級封裝 (FOWLP / FIWLP) 重佈線 (RDL) 工作；預估至 2020 年，印刷電子 (Printed Electronics) 市場將達 120 億美元。
覆晶凸塊 (Flip Chip bump) 因可支援機械和電子連接，且互連短、電感 (Inductance) 低、電性表現良好備受關注。由於覆晶封裝的精細線徑、區域陣列 (Area Array) 和高密度的內部互連架構，通常需要中介載板 (interposer) 為較粗的板級組裝重佈線 I/O；為了讓封裝體積更趨薄型化，業界試圖透過 RDL 技術取代中介板，有 Fan-in 和 Fan-out 兩種途徑。
封裝對元件的整體效能影響至深、RDL 是晶圓級封裝的關鍵元素，而借助 3D 列印進行 RDL 兼具低成本和設計彈性，有助推動小量的晶片尺寸封裝 (CSP)。另「奈米氣溶膠噴塗」(Aerosol Jet) 技術可增加材料的可選性，廣泛用於導體、隔離器、電阻、生化材料和陶瓷元件製造，對於在立體基板上製作天線尤具優勢。
延伸閱讀：
《3D 列印＋奈米氣溶膠噴塗＋雷射燒結，軟性電路有解》
http://compotechasia.com/a/____//2017/1018/36976.html
(點擊內文標題即可閱讀全文)
#德芮達科技Detekt #OPTOMEC #SEMICON2017
★★【智慧應用開發論壇】(FB 不公開社團：https://www.facebook.com/groups/smart.application/) 誠邀各界擁有工程專業或實作經驗的好手參與討論，採「實名制」入社。申請加入前請至 https://goo.gl/forms/829J9rWjR3lVJ67S2 填寫基本資料，以利規劃議題方向；未留資料者恕不受理。★★
光罩費 在 瘋狂試產！台積電啟動2nm前置作業，輝達cuLitho光罩AI技術 ... 的推薦與評價
台灣78家半導體廠商的平均員工福利 費用 為251.1萬元新台幣，同比增長12.4%。從前十廠商平均年薪同比變化來看，僅有日月光投控、敦泰和台積電保持了兩位 ... ... <看更多>