關於 sar adc架構 ，我們在網路上蒐集到這些相關的討論、資訊與評價

#循序漸近式SAR #類比數位轉換器ADC #量測

【拉長訊號採集階段，SAR ADC 好處多多】

傳統循序漸近式類比數位轉換器 (SAR ADC) 架構的轉換階段通常較長、而採集階段較短，為使內部 cap DAC 電容切換輸入，ADC 驅動器必須在可用 ADC 採集時間內建立輸入反衝；假如，採集階段較長，就可降低 ADC 驅動器建立要求，解決開關電容輸入驅動難題、降低系統複雜性、節省系統功耗和印刷電路板 (PCB) 面積、提高通道密度、降低設計風險並縮短上市時間。

●高阻抗模式：可顯著減少輸入反衝，透過消除專用高 ADC 驅動器實現驅動並擴展低功耗精密 ADC 驅動器的選擇，內部箝位電路可在過壓條件下保護 ADC 輸入、無需外部保護二極體，以節省 PCB 空間；
●跨度壓縮模式：可消除 ADC 驅動器的負電源供電，同時保持 ADC 完整解析度、簡化電源設計並降低功耗；
●快速轉換時間與 turbo 模式的組合：可實現低 SPI 時脈速率，進而降低輸入／輸出功耗並簡化數位隔離需求。

此外，保持高SINAD (訊號雜訊比＋失真比) 與大頻寬，可提高快速暫態分析應用中的測量精確度，高傳輸量則減少了環路延遲和設備過採樣，另超取樣可降低寬頻雜訊，並放寬對測量訊號較弱應用之前端增益要求。

演示視頻：
《ADI：AD400x 解決了設計挑戰並降低了系統複雜性》
http://www.compotechasia.com/a/CTOV/2018/0819/39674.html

#亞德諾ADI #AD400x #是德科技Keysight

技術文章: 高精度 SAR 類比數位轉換器對於抗混疊濾波的考量

目前有許多ADC的架構除了在精準度上一較高下之外，還會根據自身的需求，針對類比至數位轉換的各種原則做選擇，像是連續近似暫存器(SAR) 以及 Σ-Δ 三角積分，兩者分別可支援 24 位元解析度與幾MSPS的取樣率，以及32位元解析度和數百 kSPS的取樣率。因應這個等級的解析度與精準度，這些轉換器具備了相當實用的性能，可輕鬆超越 100 dBFS(全標度 ) 的神奇障礙，用戶在設計將訊號轉成數位格式的類比調節電路，以及相關的抗混疊濾波器時，則會面臨挑戰。

取樣率以及濾波技巧在過去二十年有顯著的演進，發展至今，業界已 能結合類比與數位兩種濾波器，在效能與複雜性之 間取得比較理想的平衡點。

http://www.compotechasia.com/…/technology/236/236sar_adi.pdf

#循序漸近式類比數位轉換器SAR ADC #數位濾波器

【SAR ADC，有助在充斥雜訊的環境中採集微小訊號】

工業儀表或地震預測等應用，須在充斥雜訊的環境中測量非常微小的訊號。因此，常藉由 FGPA、微處理器或其他數位器件收集、均分來自 ADC 的資料，以降低測量的雜訊。這意味必須以很快的速度把大量資料傳輸至數位器件，然後在 ADC 內部求取平均運算數值；而內建「數位濾波器」的高解析度「循序漸近式類比數位轉換器」(SAR ADC)，可兼顧採樣速率和精度。

整合型數位濾波器不需編程或配置就能對任意數量的轉換結果求取平均值 (依器件讀取資料的時間點而定)，並允許動態設定雜訊電平的期望值；數位濾波器犧牲部分傳輸量來換取動態範圍的靈活度，以輕鬆調節期望速度和雜訊性能，可針對每個通道的轉換結果求取平均值，還可調整採集和平均的樣本數，以調節期望的雜訊抑制水準。每次測量僅透過序列介面讀取一個 24 位元的結果。

由於 SAR 架構可產生相互獨立的轉換結果，可利用此特點動態求取平均值，這是「積分類比數位轉換器」(△Σ ADC) 無法實現的；因其取樣之間具有相當大的延遲和實質相關性，欠缺靈活度所致。此外，採用「分散式讀取」對轉換結果求取平均數時，SAR ADC 的新型數位介面允許在多個轉換週期讀取一個結果，可解決與慢速序列介面器件通訊不理想的問題。

演示視頻：
《Linear——具數位濾波器的 24 位 2Msps SAR ADC 可簡化系統》
http://www.compotechasia.com/a/CTOV/2016/1103/33936.html

#亞德諾ADI #凌力爾特Linear #LTC2380-24

〔本文將於發佈次日下午轉載至 LinkedIn、Twitter 和 Google+ 公司官方專頁，歡迎關注〕：
https://www.linkedin.com/company/compotechasia
https://twitter.com/lookCOMPOTECH
https://goo.gl/YU0rHY